## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06267907 A

(43) Date of publication of application: 22.09.94

(51) Int. CI

# H01L 21/302

(21) Application number: 05049268

(22) Date of filing: 10.03.93

(71) Applicant:

SONY CORP

(72) Inventor:


KADOMURA SHINGO

## (54) DRY ETCHING

## (57) Abstract:

PURPOSE: To perform a dry etching for opening a connecting hole for sidewall contact Structure with a high-speed performance, a high anisotropy and a high selectivity.

CONSTITUTION: A laminated film formed by laminating in order a first layer polysilicide film 3, a first layer SiO<sub>2</sub> layer 5a, a second layer polysilicon layer 6, a second layer SiO<sub>2</sub> layer 5b, a third layer polysilicon layer 7 and a third layer  $\mathrm{SiO}_2$  layer 5c is subjected to just etching using the mixed gas of  $c-C_4F_8$  gas and  $S_2F_2$  gas. Even if a polysilicon layer 2 and the layer 7 are exposed in the middle of the etching, the etching is not stopped in the middle because  $\mathbf{F}^{\star}$  is captured from the  $\mathbf{S}_{2}\mathbf{F}_{2}$  gas and as the surface protection of a resist pattern 13 and the sidewall protection of a connecting hole 8 are performed by S, the selectivity and anisotropy of the etching also are not reduced. In an overetching of the laminated film, the mixed gas of  $c-C_4F_8$  gas and  $CH_2F_2$  gas is used, the amount of production of the F\* is decreased and deposition of a carbon polymer is promoted, whereby the high selectivity of the etching to the film 3 is achieved.



L1: Entry 5 of 6

File: DWPI

Sep 22, 1994

DERWENT-ACC-NO: 1994-345007

DERWENT-WEEK: 199443

COPYRIGHT 2002 DERWENT INFORMATION LTD

TITLE: Dry-etching method for forming connection hole in side-wall contact structure - includes etching silicon@ cascade screen layer interposed between silicon compound layers to maintain high selection ratio of silicon grounding layer NoAbstract

PRIORITY-DATA: 1993JP-0049268 (March 10, 1993)

PATENT-FAMILY:

PUB-NO PUB-DATE

LANGUAGE PAGES MAIN-IPC

JP <u>06267907</u> A September 22, 1994

008 H01L021/302

INT-CL (IPC): H01L 21/302

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-267907

(43)公開日 平成6年(1994)9月22日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/302

F 9277-4M

J 9277-4M

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出願番号

特願平5-49268

(22)出願日

平成5年(1993)3月10日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 門村 新吾

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 小池 晃 (外2名)

# (54)【発明の名称】 ドライエッチング方法

## (57)【要約】

【目的】 側壁コンタクト構造用の接続孔を開口するた めのドライエッチングを高速性、高異方性、高選択性を

【構成】 1層目ポリサイド膜3、1層目SiO₂層5 a、2層目ポリシリコン層6、2層目SiO2層5b、 3層目ポリシリコン層7、3層目SⅰО₂層5cが順次 積層された積層膜を、 $c-C_1F_1/S_2F_2$ 混合ガス を用いてジャストエッチングする。途中でポリシリコン 層2, 7が露出しても、 $S_2F_2$ からFが補われるの でエッチングが途中で停止せず、またSによるレジスト ・パターン13の表面保護および接続孔8の側壁保護が 行われるので選択性や異方性も低下しない。オーバーエ ッチングではc -- C, F。/CH2F2混合ガスを用 い、F\*生成量を減じ炭素系ポリマーの堆積を促進する ことで1層目ポリサイド膜3に対する高選択性を達成す る。



#### 【特許請求の範囲】

【請求項1】 シリコン化合物層の膜厚方向の中途部に このシリコン化合物層により相互に離間されたn層(た だし、nは自然数を表す。) のシリコン系材料層が介在 されてなる積層膜を、その下層側の下地シリコン系材料 層に対して選択性を確保しながらエッチングするドライ エッチング方法において、

S<sub>2</sub>F<sub>2</sub>, SF<sub>2</sub>, SF<sub>4</sub>, S<sub>2</sub>F<sub>10</sub>から選ばれる少な くとも1種類のフッ化イオウとフルオロカーボン系化合 物とを含むエッチング・ガスを用い、被エッチング領域 の少なくとも一部にイオウを堆積させながら、前記積層 膜を実質的に前記下地シリコン系材料層が露出する直前 までエッチングするジャストエッチング工程と、

エッチング反応系におけるフッ素系化学種の生成比を前 記ジャストエッチング工程におけるよりも相対的に減じ た条件下で前記積層膜の残余部をエッチングするオーバ ーエッチング工程とを有することを特徴とするドライエ ッチング方法。

【請求項2】 前記シリコン化合物層が酸化シリコン層 からなることを特徴とする請求項1記載のドライエッチ ング方法。

【請求項3】 前記エッチングは発光スペクトル観測に おけるCO'のピーク強度の増減パターンにもとづいて 進行状況をモニタしながら行い、前記ジャストエッチン グ工程は該ピーク強度の減少をn回、これに続く増大を 1回観測した後に終了し、前記オーバーエッチング工程 は該ピーク強度の (n+1) 回目の減少を観測した後に 終了することを特徴とする請求項2記載のドライエッチ ング方法。

【請求項4】 前記オーバーエッチング工程の終了後 に、被エッチング領域に堆積したイオウを加熱により昇 華除去することを特徴とする請求項1ないし請求項3の いずれか1項に記載のドライエッチング方法。

【請求項5】 前記オーバーエッチング工程の終了後 に、被エッチング領域に堆積したイオウをレジスト・ア ッシング工程においてレジスト・マスクと同時に燃焼除 去することを特徴とする請求項1ないし請求項3のいず れか1項に記載のドライエッチング方法。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は半導体装置の製造分野等 において適用されるドライエッチング方法に関し、特に いわゆる側壁コンタクト構造用の接続孔を形成する際 に、この接続孔を形成するためのエッチングを円滑に進 行させ、かつシリコン系の下地配線層に対して高い選択 性を達成する方法に関する。

## [0002]

【従来の技術】半導体集積回路の高集積化のスピード は、ほぼ3年で2倍のペースを堅持しており、これに伴 って微細加工技術に対する要求も厳しさを増している。

たとえば、将来の256MDRAMあるいは64MSR AMクラスの大容量メモリ素子では、最小加工線幅 0. 25μmの加工精度が要求される。

【0003】このような微細加工技術の開発と並行し て、セル構造の工夫によるチップ面積の低減に関して も、多くの研究がなされている。かかるセル構造中で は、ポリシリコン配線が3層、4層、あるいはこれ以上 の層数に積層される多層配線構造が適用されるケースも 珍しくはない。

10 【0004】多層配線構造の初期には、配線層相互間の 電気的接続を図るために、隣り合う配線層の間で逐一接 続孔を形成していた。つまり、配線層を1層形成する と、この上に層間絶縁膜を積層して接続孔を開口し、し かる後に次の配線層を積層していたわけである。その 後、かかるプロセスの煩雑さを解消し、また接続孔数の 削減によるセル面積の縮小ならびに集積度の向上を可能 とするデバイス構造として、いわゆる側壁コンタクト (プラグ・イン配線) 構造が提案されている。これは、 配線層と層間絶縁膜を交互に複数回積層した積層膜に一 20 括して接続孔を開口し、この接続孔に導電材料層(プラ グ)を埋め込むことにより、接続孔の側壁面または底面 に臨む複数の配線層間を相互接続する構造である。

【0005】たとえば1990年IEEE Inter national Electron Devices Meeting (IEDM 90) 論文集, p. 59 ~62には、SRAMの負荷素子となるCMOS-FE TをバルクSi基板中に形成された下層nMOS-FE Tと再結晶化SOI膜に形成された上層pMOS-FE Tからなる2層構成とし、上層pMOS-FETのドレ 30 イン層を貫き下層 n M O S - F E T のドレイン領域に達 する接続孔を開口してその内部をW(タングステン)プ ラグで埋め込むことにより、これら上下のFETのドレ イン同士を接続した高密度デバイスが提案されている。 【0006】また、IEDM 91論文集, p. 477 ~480には、記憶ノードに側壁コンクトを適用したS RAMが報告されている。これは、負荷素子となるダブ ルゲート型pMOS TFTをボトム・ゲート層(2層 目ポリシリコン層)と、TFTチャネル兼電源線層(3 層目ポリシリコン層)とを貫いてドライバ・トランジス 40 タのゲート電極(1層目ポリシリコン層を含むポリサイ ド膜)に至る接続孔を開口し、その内壁面に p MOS-TFTのトップ・ゲート層(4層目ポリシリコン層)を 被着させることにより、上下ゲート電極の接続、および TFTチャネル兼電源線層とドライバ・トランジスタの ゲート電極の接続を行ったものである。

#### [0007]

【発明が解決しようとする課題】ところで、シリコン・ デバイスにおける層間絶縁膜の構成材料としては、一般 にシリコン化合物層、中でも酸化シリコン(SiO:;

50 典型的にはx=2) 膜が広く用いられている。SiO.

3

層間絶縁膜に接続孔を開口するためのドライエッチングには、従来よりCHF₃、CF₄/H₂混合系、CF₄/O₂混合系、С₂F₅/CHF₃混合系等、フルオロカーボン系化合物を組成の主体とするエッチング・ガスが用いられてきた。これは、(a)フルオロカーボン系化合物に含まれるC原子がSiO.層の表面で原子間結合エネルギーの大きいC-O結合を生成し、Si-O結合を切断したり弱めたりする働きがある、(b)SiO₂層の主エッチング種であるCF・(典型的にはx=3)を生成できる、さらに(c)エッチング反応系のC/F比(C原子数とF原子数の比)を制御することにより炭素系ポリマーの堆積量を最適化し、レジスト・マスクや下地材料層に対して高選択性が達成できる、等の理由にもとづいている。

【0008】この場合の下地材料層とは、多くの場合、シリコン系材料層である。実際、上述の側壁コンタクト構造を有する大容量メモリ素子においても、下地材料層はバルクSi基板(ドレイン領域)あるいはポリサイド膜(ドライバ・トランジスタのゲート電極)である。

【0009】しかし、上述のような側壁コンタクト構造において接続孔を開口しようとする場合には、膜厚方向の途中にSOI膜やポリシリコン層等のシリコン系材料層が介在されたSiO.層間絶縁膜をエッチングしなければならない。このことは、プロセス上の重大な矛盾を含んでいる。つまり、下地のシリコン系材料層に対して高選択比を確保しようとすれば、接続孔のエッチングは途中に介在されたシリコン系材料層が露出した時点で停止してしまい、逆に途中に介在されたシリコン系材料層をエッチングできる条件で接続孔を開口しようとすれば、下地のシリコン系材料層に対する選択比を確保することができないからである。

【0010】この問題を解決するひとつの方法として、SiO.層間絶縁膜は酸化膜用エッチング装置で、またシリコン系材料層はポリシリコン用エッチング装置でそれぞれエッチングすることが考えられる。しかし、これでは各両エッチング装置間でウェハを幾度も往復させなければならず、その煩雑さを考慮すると側壁コンタクト構造の採用による工数削減のメリットが相殺されてしまう

【0011】他の方法として、エッチング反応系のC/F比を下げることにより、途中に介在されたシリコン系材料層に対するエッチング速度を上昇させることが考えられる。これは、具体的にはフルオロカーボン系化合物を主体とするエッチング・ガスにSF。を添加して大量のF・を解離生成させたり、あるいはOzを添加してフルオロカーボン系化合物の解離を促進しF・生成量を増大させることにより可能となる。しかし、これではレジスト・マスクに対する選択性が低下し、寸法変換差が増大したり、接続孔の側壁面に露出した部分からシリコン系材料層へサイドエッチが入ってしまう等の問題が生ず

る。さらに、接続孔の開口径が極めて小さくなると、接 続孔内部におけるポリマーの堆積が促進されてエッチン グ速度が大幅に低下し、この対策そのものが有効性を失

グ速度が大幅に低下し、この対策そのものが有効性を失ってしまう。 【0012】そこで本発明は、シリコン化合物層とシリ

コン系材料層からなる積層膜の下地シリコン系材料層上 におけるエッチングを、優れた選択性、エッチング速 度、異方性、スループット等をもって行う方法を提供す ることを目的とする。

10 [0013]

20

【課題を解決するための手段】本発明にかかるドライエッチング方法は、上述の目的を達成するために提案されるものであり、シリコン化合物層の膜厚方向の中途部にこのシリコン化合物層により相互に離間された n層(ただし、nは自然数を表す。)のシリコン系材料層が介在されてなる積層膜を、その下層側の下地シリコン系材料層に対して選択性を確保しながらエッチングする方法であって、S<sub>2</sub>F<sub>2</sub>, SF<sub>2</sub>, SF<sub>4</sub>, S<sub>2</sub>F<sub>10</sub>から選ば

れる少なくとも1種類のフッ化イオウとフルオロカーボン系化合物とを含むエッチング・ガスを用い、被エッチング領域の少なくとも一部にイオウを堆積させながら、前記積層膜を実質的に前記下地シリコン系材料層が露出する直前までエッチングするジャストエッチング工程と、エッチング反応系におけるフッ素系化学種の生成比を前記ジャストエッチング工程におけるよりも相対的に減じた条件下で前記積層膜の残余部をエッチングするオーバーエッチング工程とを有するものである。

【0014】ここで、エッチング反応系におけるフッ素系化学種の生成比を表す指標としては、C原子数とF原30 子数の比を表すC/F比が良く知られている。このC/F比が大きければ、相対的に炭素系ポリマーの堆積が優勢となり、下地選択性をとり易くなるわけである。具体的には、エッチング・ガスにH\*,Si\*等のようにF\*を捕捉する化学種を生成可能な化合物を添加したり、炭素系ポリマーの堆積性の高い化合物を添加したりすれば良い。

【0015】上記C/F比以外にも、たとえばS原子数とF原子数の比を表すS/F比の概念を導入することもできる。この場合も、F'を捕捉する化学種を生成したりSの堆積を促進することができる化合物をエッチング・ガスに添加すれば良い。もちろん、C/F比とS/F比の上昇が同時に起こるようなガス組成を用いても良い。

【0016】本発明はまた、前記シリコン化合物層を酸化シリコン層とするものである。

【0017】本発明はまた、前記エッチングを発光スペクトル観測におけるCO\*のピーク強度の増減パターンにもとづいてその進行状況をモニタしながら行い、前記ジャストエッチング工程を該ピーク強度の減少をn回、 50 これに続く増大を1回観測した後に終了し、前記オーバ 5

ーエッチング工程を該ピーク強度の (n+1) 回目の減少を観測した後に終了するものである。

【0018】本発明はまた、前記オーバーエッチング工程の終了後に、被エッチング領域に堆積したイオウを加熱により昇華除去するものである。

【0019】本発明はさらに、前記オーバーエッチング 工程の終了後に、被エッチング領域に堆積したイオウを レジスト・アッシング工程においてレジスト・マスクと 同時に燃焼除去するものである。

## [0020]

【作用】本発明の基本的な考え方は、中途部のシリコン系材料層が逐次露出した時点でもエッチング速度が実用レベルに維持され、かつ下地シリコン系材料層に対しては高選択性が達成されるよう、エッチング・プロセスを下地シリコン系材料層が露出する直前までのジャストエッチング工程とそれ以降のオーバーエッチング工程に分け、前者の工程においてエッチング反応系のC/F比を相対的に低く、後者の工程において相対的に高く設定することである。

【0022】Sは、昇華性物質である。したがって、エッチング中のウェハの温度が昇華点より低く維持されていれば、Sはウェハの表面に付着することができる。ここで、付着した部位がイオンの垂直入射が起こらないパターンの側壁面等であれば、Sはそのまま堆積し続ける。これは側壁保護膜として寄与する。一方、イオン垂直入射面では、Sの付着とそのスパッタ除去とが競合する。したがって、レジスト・マスクやシリコン系材料層の表面等では、Sはこれらの材料層に対する選択性を高める働きをする。ただし、垂直入射面がSiO.系材料層である場合、ここにSが付着したとしてもSiO.層から大量にスパッタ・アウトされるO原子により直ちに燃焼除去される。したがって、SiO.層のエッチングはSにより何ら妨害されないわけである。

【0023】なお、フルオロカーボン系化合物に由来して生成する炭素系ポリマーによる保護機構も、上述のSとほぼ同じである。

【0024】このように、本発明ではSF。やOzのように単にエッチング反応系のF・生成量を増加させるだけの化合物を用いるのではなく、F・の増加と同時にイ

オン垂直人射面の表面保護やパターンの側壁保護に寄与する物質、すなわちSを供給できるフッ化イオウを用いる。このため、レジスト・マスクに対する選択性が向上し、寸法変換差の発生を抑制することができる。また、接続孔の内壁面がSの側壁保護膜で保護されるため、該内壁面にシリコン系材料層が露出していたとしても、ここからサイドエッチが入る虞れがない。

【0025】続くオーバーエッチング工程では、F\*の生成比を減少させる。これは、エッチング反応系のC/ 10 Fを上昇させることに相当する。これにより、炭素系ポリマーの堆積促進、あるいはこれらの両方が起こり、下地シリコン系材料層に対して十分に大きな選択性を確保することができる。

【0026】ところで、本発明のようなエッチングでは 適切な終点判定がエッチングの成否を決定する鍵とな る。終点判定は、予め測定されたエッチング速度にもと づいてエッチング時間を管理することにより行うことも できるが、エッチング中のプラズマの発光スペクトルを in situにモニタすることで、より正確な判定が 20 可能となる。

【0027】本発明者は、SiO,系材料層のエッチング中にのみ生成し、シリコン系材料層のエッチング中には生成しない化学種として、CO\*に着目した。つまり、CO\*のピーク強度は、SiO,系材料層を表面に有する積層膜のエッチング開始時には高く、シリコン系材料層が露出すると減少し、その下のSiO,系材料層のエッチングが始まると再び増大する、といった増減を繰り返す。したがって、n層のシリコン系材料層がSiO,系材料層の中途部に介在されている場合にはn回の30ピーク強度の減少が観測される。この後、ピーク強度がさらにもう1回上昇すると、n層のシリコン系材料層のエッチングが全て終了し、最後のSiO,系材料層がエッチングが全て終了し、最後のSiO,系材料層がエッチングされ始めたことがわかる。したがって、この時点あるいはここから若干の時間を経過した時点でジャストエッチング工程を終了すれば良い。

【0028】これ以降はオーバーエッチング工程であるが、下地シリコン系材料層の露出に伴う再度のピーク強度の減少、すなわち(n+1)回目の減少を観測した後に終点を判定すれば良い。

40 【0029】ところで、本発明では側壁保護やイオン垂直入射面の保護を行う炭素系ポリマーの一部をSで代替しているわけであるが、このSはオーバーエッチングを終了した後にウェハを加熱することにより昇華除去するか、あるいはレジスト・アッシング工程においてレジスト・マスクと同時に燃焼除去することができる。したがって、Sは何らパーティクル汚染の原因となるものではない。

#### [0030]

【実施例】以下、本発明の具体的な実施例について説明 50 する。

6

れている。

冷媒使用)

【0031】実施例1

本実施例は、ダブルゲート型pMOS-TFTを負荷素 子とするスプリット・ワードライン・セル型SRAMの 記憶ノード・コンタクトを側壁コンタクト構造により達 成するプロセス例である。具体的には、途中に3層目ポ リシリコン層 (3poly) と2層目ポリシリコン層 (2 p o l y) とを介在させたS i O₂層間絶縁膜を2

段階エッチングにより開口し、これら両ポリシリコン層 を貫通して1層目ポリシリコン層 (1poly)を含む ポリサイド膜に達する接続孔を形成した例である。この プロセスを、図1および図2を参照しながら説明する。

【0032】なお、かかる構成を有するSRAMは、前 述のIEDM 91論文集, p. 477~480に報告 されているものである。

【0033】まず、本実施例で取り扱うウェハを、図2 (a) に示す。このウェハは、LOCOS法等により形 成されたフィールド酸化膜2で規定されるシリコン基板 1上の素子形成領域に、ドライバ・トランジスタのソー ス/ドレイン領域となる不純物拡散領域4、およびドラ イバ・トランジスタのゲート電極としてパターニングさ れた1層目ポリサイド膜3を有し、さらにこの上にpM OS-TFTのボトム・ゲート形成用の2層目ポリシリ コン層(2poly) 6およびpMOS-TFTのチャ ネル層兼電源線としてパターニングされた3層目ポリシ リコン層 (3 p o l y) 7が、各々SiO₂層間絶縁膜 5を介して順次積層されたものである。

【0034】ここで、上記1層目ポリサイド膜3は、下 層側の1層目ポリシリコン層(1 p o l y) 3 a とタン グステン・ポリサイド (WSi,) 層3bとがこの順に 積層されたものである。なお、上記3層目ポリシリコン 層(3 p o l v) 7は、OFF電流を低減しON電流を 増大される目的で、アモルファス・シリコン層に替えて も良い。

【0035】次に、上記SiО₂層間絶縁膜5を3層目 ポリシリコン層7および2層目ポリシリコン層6と共に エッチングし、図2(b)に示されるような接続孔8を 形成する。この接続孔8は、後工程で形成されるpMO S一TFTのトップ・ゲート〔4層目ポリシリコン層 (4 p o 1 y) 9] と上記ボトム・ゲート (2 p o 1 y) との接続、並びにチャネル層兼電源線(3 p o 1 y) とドライバ・トランジスタのゲート電極 (1 p o l yを含む1層目ポリサイド膜3)との接続を側壁面にお いて一括して図るためのものである。この側壁コンタク トSWCについては、図2(c)を参照しながら後述す

【0036】上記のエッチングの機構を、図1を参照し ながら説明する。図1は図2の要部を拡大し、さらに若 干の構成部分を描き加えたものである。

【0037】図1 (a) は、上記エッチングのためのサ ンプル・ウェハである。すなわち、図2 (a) に示した

ウェハ上に、エッチング・マスクであるレジスト・パタ ーン13が形成されたものである。上記レジスト・パタ ーン13には開口部14が設けられており、該開口部1 4の内部でエッチングが進行するわけである。また、図 2において一括して示したSiO₂層間絶縁膜5は、実 際には図1 (a) に示されるように、隣接するポリシリ コン層を互いに絶縁する目的でポリシリコン層を1層形 成するたびにその表面を被覆するごとく形成されたもの である。図示される時点では、上記SiO2層間絶縁膜 10 5は下層側から順に、1層目SiOz層5a, 2層目S i O<sub>2</sub>層5b, 3層目SiO<sub>2</sub>層5cの3層から構成さ

【0038】上記エッチングは、ジャストエッチングと オーバーエッチングの2工程により行った。まず、上記 ウェハをRFバイアス印加型有磁場マイクロ波プラズマ ・エッチング装置にセットし、一例として下記の条件で ジャストエッチングを行った。

c-C,F。流量 20 SCCM SzFz流量 30 SCCM 20 ガス圧 0.4 Pa マイクロ波パワー 1200 W (2. 45 G Hz) RFバイアス・パワー 300 W (800 kH z) ウェハ載置電極温度 - 50 °C (アルコール系

【0039】このジャストエッチングは、まず3層目S iO<sub>2</sub>層5cのエッチングから始まる。この場合、cー C.F。およびSzFzの双方から解離生成するF\*に

30 よるラジカル反応が、同じくこれらの化合物から解離生 成するCF、、SF、等のイオンの入射エネルギー にアシストされる機構でエッチングが進行し、3層目S iO<sub>2</sub>層5cはSiF<sub>4</sub>,CO<sub>4</sub>等の形で除去された。

【0040】また、SiFiからは遊離のS(図示せ ず。)が解離生成し、レジスト・パターン13の表面で その堆積過程とスパッタ除去過程とを競合させることに より、該レジスト・パターンの13のエッチング速度の 上昇を防いだ。さらに、パターンの側壁面に堆積したS は側壁保護膜(図示せず。)を形成し、高異方性加工に 40 寄与した。

【0041】なお、上記のSは、SiO2層間絶縁膜5 のエッチングを何ら阻害しない。それは、SiOx系材 料層の表面ではイオン・スパッタ作用により〇原子が放 出され、Sが直ちに燃焼除去されるからである。

【0042】3層目SiO2層5cが選択的に除去され ると、図1(b)に示されるように、その下の3層目ポ リシリコン層7のエッチングが始まる。ここで、従来の 一般的なSiOzエッチングの考え方にもとづいて仮に c - C.F.を単独で用い、シリコン系材料層に対して

50 高選択比を保証する条件でエッチングを行っていたとす

•

ると、3層目ポリシリコン層7が露出したところでエッチングは停止してしまう筈である。

【0043】しかし、本実施例ではS,F,から供給されるF\*により、3層目ポリシリコン層7がSiF,の形で速やかに除去される。ただし、このときのF\*の生成量はSF。等のガスを用いた場合ほど多くはなく、しかもSの堆積によりレジスト・パターン13の表面保護や接続孔内部の側壁保護が引き続き行われる。したがって、何らレジスト選択性や形状異方性が劣化することはない。

【0.044】以下、2層目 $SiO_2$ 層5b、2層目ポリシリコン層6、1層目 $SiO_2$ 層5aのエッチングが同様に進行した。

【0045】ここで、上記エッチングの進行状況は、プラズマの発光スペクトルをin situにモニタすることにより把握した。ここで着目した発光ピークは、COでは由来する波長519nmの発光ピークである。このピーク強度は、最初の3層目SiOz層5cのエッチング中は大きいが、その下の3層目ポリシリコン層7のエッチングが始まると減少し(1回目の減少)、2層目SiOz層5bのエッチングが始まると再び増大し(1回目の増大)、2層目ポリシリコン層6のエッチングが始まると再び減少し(2回目の減少)、1層目SiOz層5aのエッチングが始まると再び増大する(2回目の増大)。この2回目の増大が観測された時点、あるいはこの後にピーク強度が高く維持されている期間中にジャストエッチングを終了した。

【0046】次に、エッチング条件を一例として下記のように切り換え、1層目SiOz層5aの残余部を除去するためのオーバーエッチングを行った。

c - C, F, 流量

25 SCCM

CH2F2流量

15 SCCM

ガス圧

0.4 Pa

マイクロ波パワー

1200 W (2.45 G

Hz)

RFバイアス・パワー

300 W (800 kH

**z** )

ウェハ載置電極温度

-50 ℃(アルコール系

冶雄使用)

【0047】上記CH₂F₂は炭素系ポリマーを堆積させ易い化合物である。これは、CH₂F₂から放出されるH⁺が、エッチング反応系内のF⁺を捕捉し、HFとして除去することができるからである。つまり、上記オーバーエッチング時のエッチング反応系のC/F比はジャストエッチング工程に比べて高い。これにより、図1(c)に示されるように、レジスト・パターン13と下地の1層目ポリサイド膜3に対する高選択性を維持しながら、異方性形状を有する接続孔8を形成することができた。この接続孔8の側壁面には3層目ポリシリコン層7と2層目ポリシリコン層6の断面が露出しているが、

10

上記側壁面は図示されない側壁保護膜により効果的に保護されているため、これらのポリシリコン層6,7に何らサイドエッチ等が入ることはなかった。

【0048】このオーバーエッチングは、ピーク強度の 3回目の減少が観測された時点で終了した。この時点 は、1層目ポリサイド膜3、正確にはWSi.層3bが 露出した時点に相当する。

【0049】接続孔8のエッチングが終了した後、上記 ウェハをプラズマ・アッシング装置に搬送し、レジスト 10 ・パターン13を除去した。このとき、レジスト・パタ ーン13の表面やパターン側壁面を被覆していたSや炭 素系ポリマーも、同時に燃焼除去された。

【0050】これ以降のSRAMの製造プロセスは、従来と同様である。すなわち、図2(c)に示されるように、ウェハの全面にpMOS-TFTのトップ・ゲートとなる4層目ポリシリコン層(4poly)9を形成し、これをパターニングした。この4層目ポリシリコン層9により、接続孔8の側壁面において側壁コンタクトSWCが達成され、pMOS-TFTのトップ・ゲート(4poly)とボトム・ゲート(2poly)の相互接続、および記憶ノード・コンタクト、すなわちTFTチャネル兼電源線(3poly)とドライバ・トランジスタのゲート電極(1polyを含む1層目ポリサイド膜)の相互接続をそれぞれ行うことができた。

【0051】さらに、4層目ポリシリコン層9をSiO 2層間絶縁膜5で被覆した後、ドライバ・トランジスタ のソース/ドレイン領域、すなわち不純物拡散領域4に 臨む接続孔10を開口し、ウェハの全面に接地線として シート抵抗の低い2層目ポリサイド膜11を被着した。 30 この2層目ポリサイド膜11は、5層目ポリシリコン層 (5poly)11aとWSi.層11bとが順次積層 されたものである。この2層目ポリサイド膜11が、接続孔10内部で接地コンタクトをとるわけである。ウェ ハの全面は、SiO2層間絶縁膜12を用いて平坦化した。

【0052】この後、上記SiO<sub>2</sub>層間絶縁膜12上に A1系材料層を用いてビット線(図示せず。)を形成 し、さらに別のSiO<sub>2</sub>層間絶縁膜(図示せず。)を介 してワード線(図示せず。)を形成し、SRAMを完成 40 した。

# 【0053】実施例2

本実施例では、同様のSRAMの製造プロセスにおいて、接続孔8を開口するためのジャストエッチングをCHF、/S,F,混合ガス、オーバーエッチングをCHF。/CO混合ガスを用いて行った例である。まず、図1(a)に示すウェハをマグネトロンRIE(反応性イオン・エッチング)装置にセットし、一例として下記の条件でジャストエッチングを行った。

[0054]

50 CHFa流量

10 SCCM

11

SzFz流量

40 SCCM

ガス圧

1.3 Pa

RFパワー

1 kW (13.56 M

Hz)

ウェハ載置電極温度

- 5 0 ℃(アルコール系冷媒

使用)

上記エッチングは、ほぼ実施例1で上述した機構にしたがって進行し、異方性形状を有する接続孔8が大部分形成された。ジャストエッチングの終点判定も、実施例1と同様に行い、1層目SiO,膜5aを若干残した時点でエッチングを終了した。

【0055】次に、エッチング条件を一例として以下のように切り換え、1層目SiOz膜5aの残余部を除去するためのオーバーエッチングを行った。

CHF3流量

20 SCCM

CO流量

80 SCCM

ガス圧

1. 3 Pa

RFパワー

1 kW (13.56 M

Hz)

ウェハ載置電極温度 -50  $\mathbb{C}$  (アルコール系冷媒 使用)

このオーバーエッチング工程では、CO\*がF\*を捕捉し、COF (フッ化カルボニル)の形でこれを除去する。したがって、炭素系ポリマーの堆積が促進され、下地の1層目ポリサイド膜3に対して高選択比をとりながら接続孔8を完成することができた。

【0056】以上、本発明を2種類の実施例にもとづいて説明したが、本発明はこれらの実施例に何ら限定されるものではない。上述の各実施例では、フッ化イオウとしてS<sub>2</sub>F<sub>2</sub>を用いたが、本発明で限定される他の3種類のフッ化イオウを用いても、基本的に同様の結果が得られる。

【0057】オーバーエッチング時にF\*の生成比を減ずる手段として、上述の実施例1および実施例2ではCH,F,添加およびCO添加をそれぞれ行ったが、他にも次のような方法が可能である。そのひとつは、実施例1で述べたようなフルオロカーボン系化合物とフッ化イオウの混合系に、H\*,Si\*等のようにF\*を捕捉できる化学種を発生させることが可能な化合物を添加する方法である。かかる化合物としては、H, H,S, SiH,等を用いることができる。

【0.058】あるいは、オーバーエッチングにフルオロカーボン系化合物を用いず、フッ化イオウ単独もしくはこれに $H_2$ ,  $H_2S$ ,  $SiH_4$ 等を添加したガス系を用いることができる。シリコン化合物層は上述の $SiO_7$ 層間絶縁膜に限られず、PSG, BSG, BPSG, AsPSG, AsPSG, AsPSG, AsPSG, AsPSG, AsPSG, BSG, BSG, BPSG, AsPSG, AsPSG,

【0059】この他、サンプル・ウェハの構成、使用するエッチング装置、エッチング条件等が適宜変更可能で

12

あることは、言うまでもない。

[0060]

【発明の効果】以上の説明からも明らかなように、本発明によればシリコン化合物層の間にシリコン系材料層が介在された形の積層膜を、下地のシリコン系材料層に対して高選択比を維持しながら異方的にエッチングすることができる。したがって、本発明はたとえば側壁コンタクト構造によりセル面積の縮小を図ろうとする半導体メモリ素子等の製造において極めて有効であり、その微細10 化、高集積化に多大な貢献をなすものである。

#### 【図面の簡単な説明】

【図1】本発明のドライエッチング方法におけるエッチング機構をその進行状況にしたがって説明するための模式的断面図であり、(a)は3層目 $SiO_z$ 膜のエッチングが開始された状態、(b)は3層目ポリシリコン層のエッチングが開始された状態、(c)は下地の1層目ポリサイド膜に対して選択比をとりながら接続孔が完成された状態をそれぞれ表す。

【図2】図1の構造部分を含むSRAMの側壁コンタクト構造の形成プロセスをその工程順にしたがって説明する模式的断面図であり、(a)はドライバ・トランジスタのポリサイド・ゲート電極、pMOS-TFTのボトム・ゲートおよびチャネル層兼電源線を構成する各ポリシリコン層が各々SiO₂層間絶縁膜に被覆された状態、(b)は上記ポリサイド・ゲート電極に臨む接続孔が開口された状態、(c)はpMOS-TFTのトップ・ゲートを構成するポリシリコン層により側壁コンタクトが達成され、さらに接地線の形成と平坦化が行われた状態をそれぞれ表す。

### 30 【符号の説明】

3 ・・・1層目ポリサイド膜

3 a ・・・1層目ポリシリコン層(1 p o 1

y )

3 b, 1 1 b · · · W S i ,層

5 ・・・SiO<sub>1</sub>層間絶縁膜

5a ・・・1層目SiO2層

5 b ・・・ 2 層目 S i O<sub>2</sub> 層

5 c ・・・3層目SiO<sub>2</sub>層

6 ・・・2層目ポリシリコン層(2 p o 1

40 y)

7 ・・・3層目ポリシリコン層 (3 p o 1

y)

8,10 ・・・接続孔

9 ・・・4層目ポリシリコン層 (4 p o 1

у)

11 ・・・2層目ポリサイド膜


11a ・・・5層目ポリシリコン層(5pol

у)

13 ・・・レジスト・パターン

50 SWC · · · · 側壁コンタクト

[図1]



【図2】

